世界最大半導体会社であるアメリカインテルが以前 2D(平面)とは全然違った 3D(3次元)構造の新しいトランジスターを先に立たせてモバイル器機用半導体を年内量産すると明らかにして 3D半導体をおいて三星との熱い一戦戦争を予告している.
現地時間で 4日インテルは次世代半導体である ¥"アイビーブリッジ¥"に適用する 3次元構造の新しいトランジスター設計技術である ¥"トライゲート(tri-gate)¥"をいきなり公開した.
既存トランジスターは半導体原版であるシリコーン基板の上に印刷をするように作る 2次元構造だった. この場合微細公正化が進行されるほど等しい面積に多い回路を入れなければならないから相互干渉が発生する可能性の高い憂慮がある.
しかしインテルのトライゲートは基板の上に正六面体形態で立てる 3次元立体構造を取り揃えた.
インテルはこの方法を利用すれば既存チップ製造の時に比べて電力消費量を半分ほど減らすことができるし半導体回路間隔をもっと狭めることができて集積度が高い大容量チップを易しくすることができると説明した.
しかし三星電子度もう 3D 半導体開発を完了して梁山時点を調律している.
去年 12月三星電子はメモリー用量を大きくふやすことができる 3D-TSV(Through Silicon Via)技術を適用した 8GB(ギガバイト) DDR3(Double Data Rate 3) DRAMモジュールを開発した.
三星電子は 40ナノ級 2Gb(ギガビット) DDR3 Dラムを 3D-TSV 技術で 2個積層したチップ(4Gb)を搭載して 8GB DDR3 RDIMM(Registered Dual Inline Memory Module) 製品で開発したし, 去る 10月顧客社サーバーに装着して製品性能テストを完了した.
3D-TSV 技術を適用した製品開発事例はあったがこれを商用化水準まで完了したことは三星電子が最初だ.
http://media.daum.net/digital/view.html?cateid=1038&newsid=20110505193809447&p=akn
=====================================================================================
LPにいくら追い付こうと思っても三星は本当に過ぎることができない壁ですね.
三星>>>壁>>>>LPだ
可哀相なLPだ