インテル 3D 半導体技術, 国内研究陣特許先に確保

이것이 인정되면 서울대는 세계 제일 부자 학교가 될지도 모른다wwwwwwww

인텔이 최근 세계 최초로 개발했다고 발표한 ‘3D 반도체 공정기술’을 국내 연구진이 앞서 개발한 것으로 밝혀졌다. 기술 확보 시기를 비교할 수 있는 미국 특허 출원 일시가 인텔에 비해 10일가량 앞서 있어 같은 기술이라고 판단되면 막대한 로열티 수입도 예상된다.

23일 이종호 서울대 전기공학부 교수는 이달 들어 인텔이 발표한 3D 반도체 공정기술인 ‘트라이 게이트 모스펫(tri-gate MOSFET)’과 동일한 기술인 ‘벌크 핀펫(bulk FinFET)’에 대한 국내와 미국 특허를 보유하고 있다고 밝혔다.

두 기술은 이름만 다를 뿐 3D 채널이 적용된 방식은 일치한다.

인텔의 트라이게이트 기술은 한곳으로만 전류를 흘려보낼 수 있는 기존 2D 게이트 방식과 달리 3개 면으로 전류를 보낼 수 있도록 게이트를 서브 실리콘 위로 돌출시킨 3D 구조로 형성돼있다.

이 교수가 개발한 ‘벌크 핀펫’도 서브 실리콘에서 실리콘 옥사이드(SiO2)층을 거쳐 상층부까지 연결돼 있어 전류를 3개 면으로 보낼 수 있는 채널 3개가 형성된다.

이 교수는 “우리가 보유한 특허 기술과 인텔이 현재까지 공개한 자료를 비교할 때 완벽하게 동일하다”며 “관련 기술에 대한 국내 특허는 물론이고 미국 특허를 앞서 보유하고 있으며 60여편에 달하는 논문을 발표하는 등 기술적으로 검증된 사실”이라고 말했다.

벌크 핀펫 기술은 지난 2002년 1월 30일에 국내 특허를 출원했으며 이듬해인 2003년 8월께 등록된 것으로 확인됐다. 이어 미국에서는 지난 2003년 2월 4일에 출원, 2년 후인 2005년 4월 26일에 등록됐다. 이에 비해 인텔은 미국에서 이 교수가 출원한 시기보다 열흘 뒤인 2003년 2월 14일에 트라이 게이트 기술을 출원한 것으로 알려졌다.

인텔이 발표한 3D 반도체 공정 기술은 반도체 채널 수가 늘어나 전류량이 증가하고 이에 따른 전류 누수도 2D 반도체에 비해 현저히 작아서 효율이 높아지는 장점이 있다. 또, 기존 방식에 비해 미세공정이 가능해져 칩 집적도도 높일 수 있다.

인텔은 연내에 이 기술을 이용한 22나노 양산 공정에 적용, 모바일 칩 시장에 진출할 계획을 발표했다. 모바일 칩 수요가 계속 늘어나는 것을 감안할 때 이 교수의 특허 기술이 동일 기술로 인정을 받을 경우, 천문학적인 특허료를 확보하게 될 것으로 전망된다.

벌크 핀펫 기술에 대한 미국 특허와 관련해서 발명자는 이 교수로 등록돼 있으며 특허권은 특허 마케팅 전문 에이전시인 PNIB가 보유하고 있다. 또, 이 기술과 관련된 다수의 응용 기술은 이 교수가 소속된 서울대도 함께 갖고 있다. 이 교수는 관련 기술을 출원하고 국내 기업에 공동 개발을 권유했으나 그 당시에는 상업성이 없다는 이유로 거절당한 것으로 알려졌다.

이 교수는 “특허 출원을 누가 먼저했는지에 따라 특허권을 보호받을 수 있는데 확인 결과, 인텔보다 앞서 있어 특허권을 인정받는 데 별다른 문제는 없을 것으로 판단된다”며 “미국 특허권을 보호받기 위해 인텔을 상대로 PNIB와 함께 법적 대응에 나설 것이며 그 절차는 추후에 결정할 계획”이라고 말했다.